【産業鏈系列文(wén)章】芯片産業鏈上(shàng)市公司盤點之EDA軟件與IP核篇【産業鏈系列文(wén)章】芯片産業鏈上(shàng)市公司盤點之EDA軟件與IP核篇
日期：
2022-01-27
導語：在《芯片産業鏈上(shàng)市公司盤點之IC設計(jì)篇》中，我們爲大(dà)家介紹了(le)芯片在設計(jì)環節的流程和(hé)廠(chǎng)商。芯片設計(jì)可大(dà)緻分爲規格制定、邏輯合成和(hé)電路布局三個環節，如果把芯片比作(zuò)一座大(dà)廈的話(huà)，IC設計(jì)的産出就是大(dà)廈的設計(jì)圖紙(zhǐ)，EDA軟件就是繪制這(zhè)張圖紙(zhǐ)的操作(zuò)工(gōng)具，隻不過相比于建築設計(jì)，IC設計(jì)的複雜(zá)度要高(gāo)得多。
芯片的設計(jì)涉及功能(néng)、算(suàn)法、協議(yì)等等，利用(yòng)EDA軟件工(gōng)具，IC設計(jì)工(gōng)程師們能(néng)夠實現(xiàn)從(cóng)功能(néng)模塊拆解、電路設計(jì)、性能(néng)分析到(dào)輸出IC版圖或PCB版圖的整個過程。一顆芯片上(shàng)有數億到(dào)十億以上(shàng)的晶體管，設計(jì)的過程要持續模拟和(hé)驗證，有了(le)EDA軟件，芯片設計(jì)工(gōng)作(zuò)的效率可以大(dà)大(dà)提高(gāo)。同時(shí)，EDA軟件工(gōng)具在芯片制造和(hé)封測環節也(yě)有應用(yòng)。IP核是芯片上(shàng)具有較爲獨立的功能(néng)模塊的成熟設計(jì)，可編輯，可複用(yòng)，IC設計(jì)環節通常會(huì)評估整體設計(jì)成本來(lái)進行IP的外(wài)采。IP核的模式進一步提高(gāo)了(le)IC設計(jì)過程的整體效率。
一、EDA軟件與IP核在全産業鏈中所處位置
半導體産業鏈可大(dà)緻分爲設計(jì)、晶圓制造與封裝測試三大(dà)環節，芯片設計(jì)環節産出各類芯片的設計(jì)版圖，晶圓制造環節根據設計(jì)版圖進行掩膜制作(zuò)，形成模版，并在晶圓上(shàng)進行加工(gōng)，封裝測試環節對(duì)生産出來(lái)的合格晶圓進行切割、焊線、塑封，并對(duì)封裝完成的芯片進行性能(néng)測試。
在芯片設計(jì)的過程中，EDA軟件與IP核已成爲廣泛使用(yòng)的必備工(gōng)具。EDA是 Electronic Design Automation的簡稱，即電子設計(jì)自(zì)動化。運用(yòng)EDA 設計(jì)方式形成的工(gōng)具我們稱爲EDA軟件。EDA軟件使得作(zuò)圖環節自(zì)動化并對(duì)設計(jì)完成的電路圖進行實時(shí)模拟與仿真分析，将設計(jì)師從(cóng)繁瑣的畫(huà)圖作(zuò)業中解放(fàng)出來(lái)，專注于理(lǐ)解芯片功能(néng)需求與進行邏輯設計(jì)；仿真分析使得芯片在設計(jì)階段盡可能(néng)實現(xiàn)貼近實際物理(lǐ)效果的驗證，降低(dī)設計(jì)企業流片試産失敗的風(fēng)險，減少不必要的重複工(gōng)作(zuò)與費用(yòng)支出。
IP核指芯片設計(jì)中預先設計(jì)完成并經過驗證的标準化功能(néng)模塊，通過使用(yòng)IP核，設計(jì)人員無需從(cóng)0開(kāi)始對(duì)所有細節進行重新設計(jì)，而是借助特定的IP核經調整後快(kuài)速完成某個模塊的設計(jì)，大(dà)幅降低(dī)了(le)芯片設計(jì)周期與設計(jì)難度。
集成電路發展早期，産品結構簡單，設計(jì)師可通過手動作(zuò)圖滿足設計(jì)要求。摩爾定律在現(xiàn)實中不斷得到(dào)驗證，單位面積晶圓集成的晶體管數量不斷上(shàng)升，作(zuò)圖量與難度猛增推動設計(jì)工(gōng)具的不斷發展。20世紀70年代可編程邏輯技術出現(xiàn)，開(kāi)發人員開(kāi)始了(le)将設計(jì)流程自(zì)動化的嘗試，硬件描述語言VHDL與Verilog随之産生，開(kāi)發人員使用(yòng)硬件描述語言完成對(duì)設計(jì)邏輯的描述後将代碼輸入電子設計(jì)自(zì)動化軟件中即可自(zì)動生成電路圖，EDA軟件開(kāi)始出現(xiàn)并商業化。
随着集成電路設計(jì)的不斷發展，EDA軟件不僅能(néng)夠在設計(jì)環節輔助開(kāi)發者進行設計(jì)，亦能(néng)夠對(duì)設計(jì)完成的電路圖進行仿真分析，模拟電路制成後的實際運作(zuò)，使開(kāi)發者能(néng)夠在試産前盡可能(néng)發現(xiàn)錯漏，從(cóng)而實現(xiàn)電路的優化設計(jì)。芯片設計(jì)完成後的試産環節（流片）意義重大(dà)，流片失敗意味着返工(gōng)重新進行設計(jì)與再一次支付高(gāo)昂的流片費用(yòng)。EDA軟件也(yě)在制造環節中得到(dào)應用(yòng)，晶圓制造商通過EDA軟件對(duì)自(zì)身的産品進行建模并将模型發送至各芯片設計(jì)企業，使芯片設計(jì)企業能(néng)夠将代工(gōng)廠(chǎng)商的技術工(gōng)藝特點考慮到(dào)設計(jì)中，加強了(le)芯片産業鏈上(shàng)下(xià)遊的協同。在EDA軟件迅速發展的同時(shí)，芯片設計(jì)的另一重要工(gōng)具IP核也(yě)得到(dào)了(le)廣泛應用(yòng)。随着集成電路功能(néng)複雜(zá)化與産品推新周期縮短的趨勢顯現(xiàn)，半導體領域出現(xiàn)獨立IP廠(chǎng)商，獨立IP廠(chǎng)商爲芯片設計(jì)企業直接提供經過驗證的IP模塊庫，設計(jì)企業的開(kāi)發者無需從(cóng)頭設計(jì)，而是直接調用(yòng)特定功能(néng)模塊，經過調整後便可實現(xiàn)所需功能(néng)，芯片設計(jì)企業可将其餘人力物力傾斜于産品定義、系統架構、市場營銷等環節。
爲了(le)更好(hǎo)地理(lǐ)解IP核的邏輯，我們可将IP核類比爲汽車生産過程的動力系統、轉向系統、懸架系統、車身系統等部分，主機廠(chǎng)并不進行所有汽車零部件的生産，而是将大(dà)部分零部件外(wài)包給一級與二級供應商，自(zì)身則專注于動力系統與組裝技術的研發，并在生産過程中将汽車的所有零部件進行協同優化與系統集成。IP模塊庫的使用(yòng)極大(dà)降低(dī)了(le)設計(jì)的難度與時(shí)間周期，芯片設計(jì)由電路設計(jì)轉變爲系統設計(jì)。
按開(kāi)發程度進行分類，IP核的分類如下(xià)圖所示，開(kāi)發程度越高(gāo)的IP核，後期可編輯程度越低(dī)，而可預見性更高(gāo)。
二、EDA軟件、IP核主要上(shàng)市公司彙總
EDA與IP核行業均爲集中度極高(gāo)的寡頭壟斷市場，根據賽迪智庫2020年統計(jì)數據，國際三巨頭Synopsys、cadence與西門(mén)子旗下(xià)子公司Mentor Graphic占有國内78%的市場份額，海外(wài)EDA軟件企業占有國内至少86%的市場份額。在IP核領域，ARM、Synopsys與Cadence占有全球66%的市場份額，國内龍頭芯原股份在全球市占率爲2%。
目前，國内EDA軟件與IP核相關上(shàng)市公司分别有華大(dà)九天、概倫電子與芯原股份，三家公司均于2021年在科創闆上(shàng)市。
公司簡稱 | 股票代碼 | 主營業務 | 類别 |
華大(dà)九天 | A21150.SH | 公司主要産品包括模拟電路設計(jì)全流程EDA工(gōng)具系統、數字電路設計(jì)EDA工(gōng)具、平闆顯示電路設計(jì)全流程EDA工(gōng)具系統和(hé)晶圓制造EDA工(gōng)具等EDA工(gōng)具軟件産品。 | EDA軟件：模拟電路設計(jì)全流程EDA軟件、數字電路設計(jì)EDA軟件、平闆顯示電路設計(jì)全流程EDA軟件。晶圓制造EDA工(gōng)具 |
概倫電子 | 688206.SH | 公司主要産品及服務包括制造類EDA工(gōng)具、設計(jì)類EDA工(gōng)具、半導體器件特性測試儀器和(hé)半導體工(gōng)程服務等， | EDA軟件：設計(jì)和(hé)制造類EDA軟件 |
芯原股份 | 688521.SH | 公司是一家依托自(zì)主半導體IP，爲客戶提供平台化、全方位、一站(zhàn)式芯片定制服務和(hé)半導體IP授權服務的企業。 | IP核 |
三、芯片設計(jì)行業主要上(shàng)市公司财務概覽
國内EDA與IP核領域企業的發展面臨較大(dà)困難，除缺乏資金(jīn)與人才外(wài)更缺乏下(xià)遊産業的支持。芯片設計(jì)的每一環節高(gāo)度關聯，海外(wài)三巨頭經過長時(shí)間發展已形成覆蓋面完整的工(gōng)具鏈條，使下(xià)遊廠(chǎng)商對(duì)其具有極大(dà)的黏性。國内企業目前僅能(néng)提供部分領域産品，獲得客戶較難，因而更難獲得足夠的下(xià)遊數據改良叠代自(zì)身産品，與三巨頭的差距不斷增大(dà)。國内半導體IP巨頭芯原股份依舊處于虧損狀态。
公司簡稱 | 2021年上(shàng)半年營業收入（億元） | 2021年上(shàng)半年毛利率 | 動态市盈率（2022年1月11日） |
華大(dà)九天 | 1.82 | 88.46%（全産品） | / |
概倫電子 | 0.54 | 100% | 717.16 |
芯原股份 | 2.14 | 96.69% | 虧損 |
四、芯片設計(jì)行業主要上(shàng)市公司近期動态
公司簡稱 | 2021年動向 |
華大(dà)九天 | 已過會(huì)，預計(jì)募資25.51億元，其中5億元用(yòng)于電路仿真及數字分析優化EDA工(gōng)具升級項目；2.9億元用(yòng)于模拟設計(jì)及驗證EDA工(gōng)具升級項目；4.3億元用(yòng)于面向特定類型芯片設計(jì)的EDA工(gōng)具開(kāi)發項目；5.6億元用(yòng)于數字設計(jì)綜合及驗證EDA工(gōng)具開(kāi)發項目 |
概倫電子 | 公司成功上(shàng)市募資12.09億元，其中3.8億元用(yòng)于建模及仿真系統升級建設項目；3.4億元用(yòng)于設計(jì)工(gōng)藝協同優化；2.5億元用(yòng)于建設研發中心；1.5億元用(yòng)于投資并購；剩餘補充流動資金(jīn) |
芯原股份 | 公司開(kāi)發的基于高(gāo)性能(néng)總線架構和(hé)FLC終極内存/緩存技術的可複用(yòng)的ASIC軟硬件平台在2021年上(shàng)半年完成流片。 |